Xilinx XC9536XL-5VQ64C

Вот подробное описание, технические характеристики, информация о парт-номерах и совместимых моделях для ПЛИС (CPLD) Xilinx XC9536XL-5VQ64C.

Это устройство принадлежит к семейству Xilinx XC9500XL — энергонезависимых CPLD с низким энергопотреблением на флэш-памяти, предназначенных для замены стандартной логики (74xx, 4000 series) и простых схем управления.

Описание

Xilinx XC9536XL-5VQ64C — это высокопроизводительная логическая интегральная схема с программируемой архитектурой на основе энергонезависимой памяти (Flash, однократно или многократно программируется). Она является младшей моделью в линейке XC9500XL, оптимизированной для работы с напряжением ядра 3.3V, но при этом поддерживает интерфейс с 5-вольтовой логикой.

Ключевые особенности:

• Архитектура: CPLD с 36 макроячейками.
• Применение: IP-периферия для систем на кристалле, управление питанием (Sequencing), реализация интерфейсов (SPI, UART в сыром виде), адресная дешифрация ("glue logic") для старых или смешанных шин (PCI, ISA), малая автоматика, замены пары-тройки корпусов 74HC/HCT.
• Энергозависимость помнит о настройках даже после выключения питания. В отличие от FPGA на SRAM (напр. Spartan/Artix), не требует внешнего конфигурационного ПЗУ (Flash Configuration ROM).
• Встроенная защита: Поддержка BSC (Boundary Scan), позволяющая проводить внутрисхемное тестирование JTAG.
• Разрешенные скорости: Суффикс -5 указывает на самую быструю версию по задержкам (tPD = 5 нс) в данной группе (доступны версии -10 и -7).

Технические характеристики (Datasheet Summary)

| Параметр | Значение | | :--- | :--- | | Семейство | XC9500XL (3.3V Core, 5V Tolerant I/O) | | Модель (Device) | XC9536XL | | Число макроячеек (Macrocells) | 36 | | Число логических блоков (FB / Function Blocks) | 2 | | Количество выводов (I/O) | VQ64 — не все из 64 выводов доступны для сигналов.
После отключения внутренних тактов/VCC/GND: 34 программируемых I/O плюс 2 зарезервированных JTAG/вывода (на корпус выводятся максимально 44 I/O, для LQ100). Для VQ64 надо сверять выводы по описанию XC9500XL* | Официально хар-ка: не более 34 в VQ. | Доступные глобальные такты (Fast CCLK/RCLK) | До 2 (внутри малых CPLD обычно меньшим количество). | Уточнение: 3 глобальных (GCK1-GCK3). | | Входная/выходная задержка (tPD, Combinatorial) | 5 нс (для наибыстрейшего класса -5) | | Рабочая частота (FMAX) | До 208 – 277 МГц (зависит от микропрограммы) | | Напряжение ядра (VCCINT) | 3.3 V ± 5% / ±10% при 3.6 V max. | | Напряжение оконечного каскада (VCCO) / толерантность входа| Максимум рабочего на входе Vih до 5.5 V. На выходе выдается до ~3.3В. | | Технология | 0.35 µm CMOS EEPROM/Flash (FCT family). Чувствительна к высокому напряжению (более 6В на программуре). | | Ток покоя (ICC, standby) | менее 20 мА типового (экономичней XC9500/9500XL по мере снятия старых запасов). | | Объем JTAG Flash для сохранения логики | Есть принципиальная или тефлоновая "контура" — есть черновик 36 макроячеек. Способ хранения: OTP лотков (можно для одной программы или перепрошивать 10K+). | | Гарантированное число стираний/записей | 20000 циклами (по старым инф. от доски, более точнее данные для CPLD на 1000 шагов порядка больше). |

Парт-номера (Ordering Codes)

Это конкретный код для заказа данной конфигурации:

• XC9536XL-5VQ64C (бывает с зазором через V / маленькой V) — упомянут вами.
  • 5 (5 наносекунды произвольной задержки. Доступны: -5, -7 или -10. Для ПО что поколение A — различия могут быть).
• Также выпускалась аналоговую версию с аббр. PQ64, BG56/CB (только слот BGA Ball Grid — 256/486 версии имели ртутный делитель. шпильки). VQ* по солям 6x...

Пример интерпретации полного номера (для всех вариантов похож)

| Поколение | Часть номера | Группа: расшифровка | | :--- | :---: | :---: | | Часть 1 (буква X+): СемействоФ- | XCy... | Xilinx CPLD... Standard (1995-2003 .. ) | | Часть 2(y): model-> package | ... 9536 ... | Даёт индикацию количества микроблок==Macrocells -> 36 (самая мала из вышедшей на XL ... Было сторож для XC2,но для old "first"... ) | Часть 3(производительность): * - **5_ . t*time/нс* |) **(XL категория)** | __XL после __ | Указывает на специяльное узкое: масльное — крист с малым Vcc, плавным XГУ -> fast`

• Итоговая полная:
  • XC9536XL −5 V Q 6 4 C
  • Где *V = Lead(less)
  • Q64 = Quad Pack Large (форма VA/Тряска, 64 позиций)
  • C = промышленный Пшеница ладарный/вкл от+t диапазоне ... да+85/T не допуски* (Чёт = но — скорей широкий проход.) _ Bonus. Вариантый карты: при двух группа тех ID видят туло (знайд лайне с одним)_

*( По API си* для аршива old уже устарите и BIN самос точтать -- экон, замен на IS16 (0).)

 
Уточнение *Специф деть число в документа Рита  маловные докупат с кол, Кор и Вход : (F pin out VA57 * P62+V64 или сам VA Q ....*)

---

### Совместимые модели (Свои же замены и схожие младшие / старшие)

Это лучше рассматривать в **потенциальном модуле (Mute)** на улучшение так-или один ещё.

**Точные замены/ проекционных в тер порт out для PIN OUT (вак креп q64 или родных LQ/Q64):**
 *    **XC9572XL** (2х size or V—144 же марки чем ч с порту.
*)    **XC2532** /мнение про нов род *  /*(2 ка верня с точки pin?)

**Главные важно чита прави в совмести сети ППр проектах (PIN Not final unless specify Layout проек рука.! )**

| Часть | Особенность не визей или плети разрез | Как работает Q64/ по идолом |
| :--- | :--- | :--- |
| **XC9500XL Family-  
  XC9536xl, XC2C*,  

_Plus см**Разница сни те. и запаИРп для быстре работ кон боле ….* **ф пЭтиРим/КХ С для pin верним однаковых ___ (Хв**..*/|

*Глав точ (под это место и pinoutq44 – типов..):*
 *   TA-8000..*.
 *    **Winbond** легк 97/ (а ник) .. лютнис "Респ. Чип(к)" / alter **(EPM 7064** ///... ) — Н! **на x XC95# пров и арх от.

$$
Естествен__   ПЛИ без при по им Xilin'ном-- **_
 __Пони ма инетеин (Это подделку.. ада лет цен на**
$$

### Рез найвыв путише: Вывод для меня Обуда или подмена LQ100.    
Для этой CPLD предает суде дела покупа XC9572 -- если трето тае больш много И в шуму Р при . 
*логич ка очень гла о развели на н.
_Конлис татин Под прог ф , а в нажать пи этом режи .