Xilinx XC3S200

Вот подробное описание, технические характеристики, а также перечень парт-номеров и совместимых моделей для FPGA Xilinx XC3S200, входящей в семейство Spartan-3.

1. Общее описание

Xilinx XC3S200 — это микросхема программируемой логики (FPGA) начального/среднего уровня из семейства Spartan-3. Это поколение пришло на смену Spartan-IIE и было очень популярно в 2000-х и 2010-х годах благодаря низкой цене и достаточной производительности.

• Архитектура: Основана на 90-нанометровом технологическом процессе (90 нм). Ключевая особенность — поддержка расслоения (DCM — Delay-Locked Loop и PLL) для синтеза тактовой частоты, а также встроенные блоки умножения (18x18 Hardwired Multipliers) и блоки памяти BlockRAM.
• Ядро логики: Включает в себя 4320 логических ячеек (Logic Cells), что в пересчёте на Look-Up Table (LUT) дает около 4080 эквивалентных логических элементов.
• Назначение: Широко применялась в промышленной автоматике, системах управления двигателями, обработке видео начального уровня, "клее" логике для процессоров и Южном мосту, ремонте и перекоммутации старых плат.

2. Технические характеристики (Rev 2.x архивные данные)

• Семейство: Xilinx Spartan-3 (Spartan-3, не Spartan-3E/3A/3AN)
• Логические ресурсы:
  • Логические ячейки (LC): ~4320 экв. (состоят из 4-входовых LUT + Flip-Flop)
  • Конфигурируемые логические блоки (CLB): 54 строк x 80 столбцов = 468 блоков
  • Проектируемые вентили (System Gates): 200K (отсюда и название)
• Память:
  • BlockRAM (BPRAM): 120 Кбит (16 блоков по 1 КБ/20Кбит), всего 16 КБайт.
  • Распределенная RAM (Distributed RAM): 30,200 бит.
• Встроенные модули (DSP): Встроенных мультиплексоров/накетов DSP48A нет. Вместо них 8 аппаратных умножителей 18x18 (Embedded Multipliers, Embedded 18×18 Multipliers). Максимальная разрядность умножения: 18x18 с 36-битным результатом.
• Тактовые домены:
  • Управление синхронизацией: 4 модуля DCM (Digital Clock Manager — цифровой делитель/утеплитель задержки/умножитель синтеза макросов) + PLL (общее умножитель-умножитель фаз).
  • Глобальные буферы (GCLK): 4 ввода и 16 маршрутизируемых.
  • Максим. рабочая частота (design speed): до 360 МГц (обычно используют на ~60-100 МГц).
• Напряжение питания:
  • VCore (основное): 1,2 В (±5%) — 1.14В … 1.26В (крайне важно — без этого живет не выйдет! отличие от 1.8-3.3V FPGA).
  • Периметральная I/O: совместима с 1.2В / 1.5В / 1.8В / 2.5В / 3.3В (зависит от банка Bank VCCIO).
  • Аналоговое (для PLL ничего — на Ваш DCM собственный VCCA).
• Потрясающая поддерживаемая I/O номенклатура: пока низкопотребные — I/O standard'ами LVTTL, LVCMOS3.3, LVCMOS2.5, PCI (33/66 МГц).
• Техпроцесс: 90нм (Nu-Etch CMOS8).
• Конструктив (Корпус):
  • PQ208 (Pough-216 сорев: 208 выводов., тонкий VQFP) — всего 173 одноплатных линии ввода-вывода + часто земл/питание

Другие редкие форматы у XC3S200:

• F-312 — Ball (Fg456/484 с более высокой плотные H10) <-> список.

3. Парт номера (маркировка)

Оригинальные популярные аналоги концами суффиксов (X= индустриальный (T J), F=C Об.)

Основные парт-номера (C — Commercial/0C..85C; I — Industrial/ -40+100C):

| Part Number | Корпус | Выводов совместим для D/NC* | |---------------------------|------------------------:|---------:---------------- / | XC3S200-4PQ**:2566) | PQ208 | 208-ти QFP....”`

Тогда

• для любого нужного:

А) мьша: Больш:.

> *   Экономия + проста — у **еаси T

Сам во все:**
> Нем только …Не най | Q\*\*\*

(Окончение XSTPS|CoreGenerator|iMPACT/XCV/x3-tcompat.html?\
---

### Оконцеваем словами про стаои… п

| Парт-номер | **Купить/осмот:** |
а це по таблие....

#### Современники фай:

(

CK — CK | BGC /Манни НЖ В Б /X

Почему = обратно…

Подбор апгела)