Xilinx XC17S30APC — описание, характеристики и совместимость

Общее описание

XC17S30APC — это однократно программируемое (OTP) конфигурационное ПЗУ (PROM) из серии XC1700S компании Xilinx (ныне AMD). Микросхема предназначена для хранения битового потока конфигурации FPGA семейств XC3000, XC4000, Spartan и Spartan-XL и автоматической загрузки этой конфигурации в FPGA при включении питания или по сигналу сброса.

Серия XC1700S — это улучшенная версия классической серии XC1700, выполненная по CMOS-технологии с низким энергопотреблением и поддержкой последовательного режима конфигурации (Serial Slave).

| Параметр | Значение | |---|---| | Производитель | Xilinx (AMD) | | Серия | XC17S00 | | Тип памяти | OTP PROM (однократно программируемая) | | Объём конфигурации | 303 104 бит (~30 Кбит) | | Организация | 32 768 × 8 бит (плюс биты заголовка) | | Корпус | PC20 — PLCC-20 (20-pin Plastic Leaded Chip Carrier) | | Рабочее напряжение | 5 В ± 5% (VCC = 4.75…5.25 В) | | Температурный диапазон | Коммерческий: 0…+70 °C | | Интерфейс | Последовательный (Serial), совместим с FPGA slave serial mode | | Номинальная частота конфигурации | до ~10–15 МГц (зависит от FPGA) |

Технические характеристики (Electrical)

• Напряжение питания (VCC): 5 В ± 5 % (4.75–5.25 В); ранние ревизии имели допуск ± 10 %
• Входное напряжение высокого уровня (VIH): ≥ 2.0 В
• Входное напряжение низкого уровня (VIL): ≤ 0.8 В
• Выходное напряжение высокого уровня (VOH): ≥ 2.4 В при IOH = −4 мА
• Выходное напряжение низкого уровня (VOL): ≤ 0.4 В при IOL = 4 мА
• Ток потребления в активном режиме: < 10 мА (обычно ~5–10 мА)
• Ток потребления в режиме ожидания (Standby): < 100 мкА (типовой ~50 мкА)
• Время удержания данных после CCLK: минимум 0 нс при 10 МГц
• Количество циклов перезаписи: 0 (OTP — однократное программирование)
• Тип корпуса: PLCC-20, шаг выводов 1.27 мм

Функциональные выводы (PLCC-20)

| № вывода | Имя | Назначение | |---|---|---| | 1 | DATA | Выход последовательных данных в FPGA | | 2 | CLK / CCLK | Тактовый вход считывания (от FPGA или внешний) | | 3 | OE / RESET | Активный низкий: разрешение выхода / сброс счётчика | | 4 | CE | Chip Enable (активный низкий) | | 13–20 | A0–A7 (глубина выборки) | адрес, обычно GND для последовательного режима | | 23 | VCC | питание +5 В | | 12 | GND | земля | | 11 | — | не используется |

(точная распиновка зависит от конфигурации «DIP switch», см. datasheet Xilinx DS054 / XC1700S)

Совместимые FPGA / CPLD

XC17S30A имеет объём 303 Кбит и предназначен для конфигурации средних и крупных FPGA того времени. Типовые сочетания — «рекомендуемый PROM ↔ FPGA»:

| FPGA / CPLD | Требуемый объём | Совместимость с XC17S30A | |---|---|---| | XC3000 / XC3100 (все) | до ~57 Кбит | ✔ (с большим запасом) | | XC4003 / XC4005 | ~ 100–180 Кбит | ✔ | | XC4008 / XC4010 | ~ 190–240 Кбит | ✔ | | XC4013 / XC4013E / XC4013XLA | ~ 300 Кбит | ✔ (штатный случай) | | XC4020 / XC4020E / XC4036 — частично | 380–600 Кбит | ✖ требуются XC17S40 / XC17S80 / XC17S100 | | Spartan (все модели до S150) | до ~ 300 Кбит | ✔ (XC17S10/15/20/30) | | Spartan-XL (S05…S30) | до ~330 Кбит | ✔ | | Spartan-II / -IIE / 3 / 3E / 6 любой | 300 Кбит — 30 Мбит | ✖ требуется Platform Flash (XC18Vxx / XCFxx) | | Virtex / Virtex-II / -5 / -6 / 7 | Гбитный объём | ✖ только Platform Flash XCF / SPI flash | | XC9500 CPLD | наличный JTAG/BSCAN режим | ✖ (используют параллельную или JTAG загрузку, XC17 не подходит) |

Основное правило совместимости: XC17S30A — программируемая пользователем (в программаторе Xilinx/third-party) PROM, собирается бинарник .rbt/.bin, а затем FPGA получает конфигурацию в последовательном slave-режиме (CCLK от FPGA или от PROM — здесь от FPGA счёт тактируется PROM). Если FPGA требует сторонний режим (SelectMAP/BPI/SPI), XC17S00 неприменим.

Парт-номера и эквиваленты

Полное обозначение: XC17S30A-{PC20|VQ44|SO20|PD8} с дополнительными суффиксами температуры и скорости:

| Код заказа | Что означает | |---|---| | XC17S30APC20 | PLCC-20, коммерч. 0…70 °C (правильная запись вашего запроса) | | XC17S30APC | сокращённая запись XC17S30A + корпус PC20 | | XC17S30API20 | PLCC-20, промышл. −40…+85 °C | | XC17S30ASO20 | SOIC-20, коммерч. | | XC17S30AVQ44 | VQFP-44 | | XC17S30APD8 | PDIP-8 (если доступно в партии) | | XC17S30ATG... | ревизии в бескорпусном или в «tray / tube» упаковке | | XC17S30AT A-Series / -0193 etc. | дата-код партии (маркированная сверху лазером) |

Международные/совместимые аналоги

• Xilinx XC17S20A — младший на 178 Кбит
• Xilinx XC17S40A / XC17S80A — старшие (4000E/XL/ EX-серии)
• Atmel AT17C258 / AT17C512 / AT17C010 — прямо pin-to-pin/бит-в-бит совместимые репин-версии серии Configurator/LV (часто взаимо-заменяемы с XC17Sxx без смены прошивки при последующей проверке timing)
• Xilinx (преемник) XCF01S/02S — Platform Flash (более новые, требуют перезаписи роликов для других напряжений)
• Altera EPC1213 / EPC1441 — не совместимы с Xilinx, у них свой работающий на конфигурации FPGA Altera

Применение

• Автономная загрузка FPGA серий XC3000/XC4000/Spartan при включении питания
• Встраиваемые системы без внешнего контроллера конфигурации
• Платы «залей-и-забудь»: пока хранения старого бутобраза на FPGA требуется одноразово (OTP)
• Модернизации 5V-систем, где нельзя переиначить разводку о CMOS-логику 3.3 В

Итог

XC17S30APC(XC17S30APC20) — это классический Xilinx Configuration PROM на 5 В, корпус PLCC-20, объем ~303 Кбита / 32 Кило × 8 бит, работает в последовательном slave-режиме, применяется для автономного конфигурирования FPGA XC3000, XC4000(E, XL), Spartan/Spartan-XL, де-факто покрывая FPGA до эквивалента XC4013. Несовместима с новыми сериями (Spartan-II/3/6, Virtex) — для них нужны Platform Flash XC18V/XCF или любая станартная ПЗУ от Altera/Atmel эквивалентов хранения bitstream. Парт-номера соответствуют комбинации обьёма+корпуса+градации температуры, распространённые — XC17S30APC20 (ком.), XC17S30API20 (пром.), XC17S30ASO20, XC17S30AVQ44. Прямой современный аналог-заменить — Atmel/Microchip AT17C010 / AT17LV010-10 (проверить смену корпуса pinout!).