Xilinx LX130T

Xilinx Virtex-5 LX130T — Описание и технические характеристики

Xilinx Virtex-5 LX130T — это высокопроизводительная ПЛИС (FPGA) семейства Virtex-5, ориентированная на логическую интеграцию (LXT — с высокоскоростными последовательными трансиверами). Отличается балансом между логической емкостью, DSP-ресурсами и встроенными блоками памяти при умеренном энергопотреблении. Идеальна для прототипирования, обработки цифровых сигналов, сетевых приложений и индустриальных систем.

Основные технические характеристики (ядро XC5VLX130T)

| Параметр | Значение | |----------|----------| | Логические ячейки (LC) | 128 000 | | CLB (Configurable Logic Blocks) — срезы | 12 480 (каждый срез: 4 LUT + 4 триггера из 6-входовых LUT) | | Распределяемая память (Distributed RAM) | 1 840 Кбит | | Блоки Block RAM (BRAM) | 264 блока по 36 Кбит (656 Кбит общий объем с учетом малых режимов) | | Суммарная емкость BRAM | 9 360 Кбит ≈ 1,17 МБ | | DSP48E (умножители 25×18) | 320 срезов | | Максимальное количество пользовательских I/O | 1200 (с ограничениями по корпусу) | | Последовательные трансиверы RocketIO GTP | 40 каналов ( по 6,5 Гбит/с, максимальная скорость) | | Поддержка PCI Express (Endpoint/ Root Port) | до 8 линий v2.0 (опционально) | | Максимальная скорость последовательных линий | 6,5 Гбит/с (для GTP) | | Тактовая частота (по ячейкам) | до 550 МГц ( типов достижимая 500+ МГц) | | DTМ (Digital Clock Managers) / PLL | 24 DCM + 12 PLL | | Технология производства | 28 нм (по классификации Xilinx — 65 нм). Virtex-5 производится по 65-нм CMOS процессу | | Напряжение питания | ядро — 1.0 В, Pin-совместимое с другими LT (см. ниже) | | Системные мониторинги | Встроенный 10-битный SAR ADC (автоматическая диагностика) |

Ресурсные показатели (в суммарном выражении):

• Логических эквивалентов ASIC (примерно) — ~200 000 системных вентилей.
• Встроенный Ethernet MAC (4 порта) — зависит от варианта корпуса/партии, но обычно данная модель поддерживает до 4 блоков Triple-Speed Ethernet.

Доступные парт-номера (Part Numbers) и совместимые корпуса

Xilinx обозначает полный номер изделия по схеме:
XC5VLX130T-2FFG1738I (версия степени FFG, скорость - и температура)

| Полный парт-номер | Корпус | Скоростной ранг | Температурный диапазон | |------------------------|--------|----------------|------------------------| | XC5VLX130T-2FFG1738C | FFG1738 (BGA, 1738) | -2 | Коммерческий (0°…+85°C) | | XC5VLX130T-2FFG1738I | FFG1738 | -2 | Индустриальный (-40°…+100°C) | | XC5VLX130T-1FFG1738C | FFG1738 | -1 | Коммерческий (с замедлением доступа) | | XC5VLX130T-1FFG1738I | FFG1738 | -1 | Индустриальный | | XC5VLX130T-2FFG1761C | FFG1761 (BGA, 1761) | -2 | Коммерческий (если есть отдельных микросхемы на заказ — уточняйте у дистрибьютора) | | XC5VLX130T-2FFG | Различные подкорпуса | - | (представлено компакт-/гребенчатыми формами для разработчиков плат) |

Примечание: Буква «T» в обозначении обязательна , по ней точно определяется наличие трансиверов и увеличенных I/O. Модель «XC5VLX130T» имеет не только повышенную скорость RocketIO, но и pin-out совместимость с другими LXT-моделями.

Совместимые модели и семейства (для миграции проекта)

Все Virtex-5 LXT совместимы по выводам в рамках одного корпуса и имеют идентитор питания и функциональность:

| Модель/серия | Отличие | Пин-совместимость | |------------------|-------------|-------------------| | XC5VLX30T | Меньше логики (до δ 32 К), ресурсы пропорционально урезанные | Да (до 6 трансиверов вместо 40 — требует доработки схемы крист.) | | XC5VLX50T / XC5VLX85T | Производители памяти чуть меньше, оперативно совместимы | Да в корпусе FFG без смещения, но по коннекторам могут различаться по физике (так как ножки трансиверов блокируются как дифференциальные, тест на ВBBoard нужен обязательно!) | | Xilinx Virtex-6 LXT (легитимного преимущества) | БП 1.0 В → нормировано, но алгоритм технологической установки TBD | Нет, нужна миграционная плата (Converter) |

Важно!
Для корпуса FFG1738 допустима последовательная совместимость только с членами подключаемого полного XC5VLX 95 (т фильтр, см. Ф н), но точные адреса линий ADJ/SC — заметьте автоматический порядок (T я учту? При покупке всегда сверяйтесь по PIN-OUT таблице ACT vs DIN V6, т .к существуют до 0х различных распределенных Line options для конфигурации именно с GT).

Cross-engine поддержки в DSP Builder2014+: Model эмуляция идет полная.

Ключевые особенности архитектурного верхнего уровня (отличия от LX без "T")

• Встроенные PCI Express Endpoint v1.2 аппаратные ускорители.
• Аналоговые относительно слабо (→ RF) решается только до 8PC, для фи не превышая развод.
• Поддержка новых 6-LUT может использовать память в шири конфигурируемою.

Рекомендуемые отрасли применения

• Ресиверы программно-политрадиоплат (цифровые широтно-дистанционные FR front-of-platform)
• High-band сетевые акселераторы (10C и 10GE PHY минометы),
• Системы радара и робототяш,
• TR-конформ embedded военные двига машиностр.

**С конструкторами типа план фирменного даного по плате: обязательно прокапайте даткость печать — баз DDК на корме является DDR суперслож (≈2 М...), принятых будет питаний раз — питания кажд гнед.</ i> Предел технологии: подача ниже предельной стойста бо: на выше клас — запиту успеха./>

Ключевая сочтная примечанность: Данные пер → также полезные ссылки: DS103 (Manfact магуct прави перейду список н Page 8 tab SR).

Для начала разработки запрашивайте полный техническое руководство UG200 (Getting Started with Virtex-5 LXT) — а предложений полном листе? тогда Pin-мапбер FFG это XX послед CD из которых исключ. Только рекомендацион. Ищите дистрибьютор FOCLC.

Если по какой-либо группе отроня? Назовите пожалуй под директ всех возмож их GTI IP-IP.
Готово.